利用集成计数器74LS161实现八进制计数

[ 综合 ] 请问:如何用集成计数器74LS161设计一个五进制计数器?试题,

74ls161为单时钟同步十六进制加法计数器,附加控制端有Rd’,Ld’,ET和EP,其中Rd’为置零输入端,Ld’为置数输入端,ET和EP为保持计数状态控制端.那么你要做五进制计数器有两种方法,置零法和置数法.置零法就是从输出端译出置零信号到Rd’,因为是同步计数器,必须等到时钟信号到来才译出信号,所以在输出端为00

2014-09-22 | 1

[ 数学 ] 试用74LS161集成计数器构成一个六十进制计数器,要求用反馈预置数法实现

如图

2014-10-13 | 1

[ 数学 ] 用16进制计数器74LS161组成12进制加法计数器.

一片的话很简单,12转成二进制是1100,你把高位的11与非后接MR就可以了

2014-11-07 | 1

[ 综合 ] 利用74161计数器构成一个2000进制计数器

参考答案:为中华之崛起而读书.——周恩来

2014-10-20 | 1

[ 综合 ] 74161集成计数器设计一个带进位的八进制计数器电路.

把一个74161的Q3作为这一级的进位输出端,它就是一个八进制计数器.第一级的4个输出端(Q3,Q2,Q1,Q0)就是8,4,2,1.这个第一级的计数输入是从CLK端输入的,第二级的CLK接第一级的Q3,就构成了八进制计数器的第二级.如此类推,就构成了多位的八进制计数器电路.

2014-09-24 | 1

[ 综合 ] 74161集成计数器功能真值表如下表所示,其惯用符号如下图所示,用置数端LD实现从0000-1001的十进制计数器

没办法画图,告诉你每个管脚怎么接吧使能端ET和EP接高电平,CP接脉冲信号,预置数输入端D0~D3接0000,输出端Q0和Q3通过二输入与非门接LD,RD接高电平即可.

2014-12-08 | 1

[ 物理 ] 利用集成运算放大器LM324设计一个简易函数信号发生器,要求能产生正弦波、方波和三角波三种波形.

我们也在做这个,嘿嘿!能看到图吧? 再问: 看不到,打不开 再答: 用的protues软件额。那需要帮你把图打开给你?

2014-12-10 | 1

[ 综合 ] 利用定时/计数器T0从P1.0输出周期为1s的方波,让发光二极管以1HZ闪烁,设晶振频率为12MHz.

#include #define uchar unsigned char#define uint unsigned intsbit LED = P1^0;uchar T_Count = 0;void main(){ TMOD = 0x01; TH0 = (65536-50000)/256; TL0 = (65536-5

2014-11-22 | 1

[ 综合 ] 集成计数器74Ls290的逻辑电路和逻辑符号,该如何理解各引脚上的数字编号,有什么含义?谢谢

http://wenku.baidu.com/link?url=oA1l_ukbR_aB_bhWbZDZDGreKnpYcZbsMTvF4KUYPE5nhe2jLRWkS7RP-vqNf4qCDHiPGtjVR0eJBeqV2XCykp2vakJ_O_QY2vF5XOl6ODy链接的资料很详细,内部结构记住上图即可.

2014-11-20 | 1

[ 综合 ] 集成元件管脚很多元件,比如4位同步二进制计数器74LS161中有EP、ET脚.EP ET的英文全称是什么,什么作用

多是使能引脚.就是要用到这个芯片的功能时使得该引脚为高电平,使其工作.全称的话,看看datasheet里吧.

2014-10-16 | 1

[ 综合 ] 利用定时器/计数器1数脉冲,得到的脉冲数以二进制的形式在8盏LED发光二极管上显示出来(用汇编语言)

ORG 00HAJMP MAINORG 30HMAIN:MOV TMOD,#60H   ;TMOD的D6位=1,T1为计数器模式.D5位m1=1 、D4位m0=0,工作方式2     &nb

2014-12-03 | 1

[ 综合 ] 集成计数器74LS93是同步还是异步计数器?是加法还是减法计数器?

74LS93 2-8分频 异步 加法计数器

2014-12-11 | 1

[ 综合 ] 集成电路74LS161是什么计数器

集成计数器74LS161是(A)计数器.

2015-05-04 | 1

[ 综合 ] 减法计数器怎么作啊?我现在想作一个用LED显示的60s倒计时装置.现在不知道怎么连接74LS163的引脚使其成为模10和

3)按计数增减分:加法计数器,减法计数器,加/减法计数器.7.3.1 异步计数器一,异步二进制计数器1,异步二进制加法计数器分析图7.3.1 由JK触发器组成的4位异步二进制加法计数器.分析方法:由逻辑图到波形图(所有JK触发器均构成为T/ 触发器的形式,且后一级触发器的时钟脉冲是前一级触发器的输出Q),再由波形图到状

2014-11-28 | 1

[ 综合 ] 把jk触发器中j和k连在一起的触发器叫什么触发器?

法计数器. 7.3.1 异步计数器 一,异步二进制计数器 1,异步二进制加法计数器 分析图7.3.1 由JK触发器组成的4位异步二进制加法计数器. 分析方法:由逻辑图到波形图(所有JK触发器均构成为T/ 触发器的形式,且后一级触发器的时钟脉冲是前一级触发器的输出Q),再由波形图到状态表,进而分析出其逻辑功能. 2,异步

2014-09-30 | 1

[ 综合 ] 设计一个101100111000为周期的脉冲发生器 .要求(数字电路知识,要有电路图)

实验名称 设计一个以101100111000为周期的脉冲发生器 一 实验目的1 学习设计N进制计数器;2 掌握中规模集成电路数据选择器的工作原理及逻辑功能;3 了解掌握序列信号发生器的工作原理及设计方法.二 实验设备及器件1,面包板 1个2,74LS161四位二进制计数器 1片3,74HC151 8选1数据选择器 2片

2014-11-22 | 1

[ 综合 ] 如何用74LS161制成60进制的计数器?

74LS161是16进制计数器,对于60进制(0-59)由于不是素数,故可以有四种方法.串接,并接,整体置数和整体置零.现在介绍一种最实用简单的方法,整体置数法.59=16*3+11,故需要使用两个74LS161芯片.芯片一(低位芯片),CET和CEP接高电平“1”,CP接时钟信号,P0 P1、P2、P3接地,R非接高

2014-10-08 | 1

[ 综合 ] 24进制计数器的设计最好是74160 74161做的 我需要设计电路图 用Quartus2设计仿真的更好(加100分)有

用74161做了个24进制的计数器,主要元器件为:74161(集成计数器)、7SEG-BCD(七段bcd数码显示管)、7401(与非门)、7404(与非门)、BUTTON(按钮)、NAND(与非门)、AND(与门)、RES(电阻).工作原理:没按一次BUTTON,提供一次上升沿脉冲,第一块74161计数一次,每计数到十

2014-10-04 | 1

[ 综合 ] 集成运算放大器的作用有哪些?

运算放大器(常简称为“运放”)是具有很高放大倍数的电路单元.在实际电路中,通常结合反馈网络共同组成某种功能模块.由于早期应用于模拟计算机中,用以实现数学运算,故得名“运算放大器”,此名称一直延续至今.运放是一个从功能的角度命名的电路单元,可以由分立的器件实现,也可以实现在半导体芯片当中.随着半导体技术的发展,如今绝大部

2014-10-26 | 1

[ 综合 ] 74ls161和74ls160 有什么区别

前者为四位二进制,后者为2-10进制;且都为同步可预置计数器. 74ls161 是4位二进制同步计数器(直接清除),74ls160 是4位十进制同步计数器(直接清除).

2014-11-17 | 1